今年，英偉達最新款GPU H100擁有800億個晶體管，并且大放豪言20個H100 GPU，也就是1.6萬億個晶體管，便可承托相當于全球互聯(lián)網(wǎng)的流量。

國產(chǎn)EDA重大突破，數(shù)字驗證調(diào)試系統(tǒng)多項空白被填補

處理器的性能越來越高，集成的晶體管數(shù)量越來越多，復(fù)雜度也越來越高，那如何才能保證其正常工作？

要讓擁有百億個晶體管的芯片正常工作的難度，就好比要用一個個細胞組成器官，并且能讓器官能夠正常的運作。這個實現(xiàn)的過程，驗證是關(guān)鍵。

二三十年前，芯片的復(fù)雜度雖然難以和如今的5nm、4nm芯片相提并論，但芯片設(shè)計工程師為了確保芯片的功能與自己預(yù)期的一致，也需要在芯片制造前進行仿真驗證。

后來，隨著芯片集成的晶體管越來越多，越來越復(fù)雜，僅靠仿真實現(xiàn)充分驗證的難度也越來越大，芯片工程師們意識到，芯片的功能、性能的驗證都非常重要。于是，芯片驗證的各種方法都相繼出現(xiàn)，也有了專門的芯片驗證工程師。

如今，典型的SoC（片上系統(tǒng)）芯片的項目研發(fā)中，驗證占了70%的工作量，而其中的40%又是調(diào)試，整個驗證過程繁雜且費時費力。

因此，想要保證設(shè)計出的芯片能夠穩(wěn)定高效運行，驗證和調(diào)試的電子設(shè)計自動化（EDA，Electronics Design Automation）工具就至關(guān)重要，特別是在芯片設(shè)計復(fù)雜度不斷提升與研發(fā)成本日益增高的當下。

“一方面，芯片驗證場景日益復(fù)雜，從單純的功能驗證到今天面對整個系統(tǒng)級、場景級的驗證；另一方面，面對激烈的市場競爭，芯片集成規(guī)模不斷擴大，研發(fā)周期卻不斷縮短，驗證的重要性日益突出。”燧原科技資深架構(gòu)師鮑敏祺指出芯片前段驗證面臨的挑戰(zhàn)。

可惜的是，芯片驗證的挑戰(zhàn)越來越大，但市場上已有的EDA驗證和調(diào)試工具并不能很好地滿足當下芯片設(shè)計的需求。

芯華章科技研發(fā)副總裁林揚淳認為，當前產(chǎn)業(yè)調(diào)試方案面對著缺乏創(chuàng)新、數(shù)據(jù)庫碎片化以及性能局限等多重挑戰(zhàn)。

這給沒有歷史包袱，又了解客戶需求的新創(chuàng)EDA公司帶來了巨大的機會。

芯華章首席市場戰(zhàn)略官謝仲輝對雷峰網(wǎng)表示，一個優(yōu)秀的，符合市場需求的EDA調(diào)試系統(tǒng)應(yīng)該具備以下特性：

首先，需要支持很多驗證手段，才能幫助如今的芯片設(shè)計做很好地調(diào)試和診斷。

其次，擁有幾百億個晶體管的芯片越來越復(fù)雜，為了能夠快速呈現(xiàn)甚至定位出問題，需要好的數(shù)據(jù)格式以及算法，支持大量的數(shù)據(jù)讀寫，也就是說需要有高性能的支撐。

最后，為了能夠更加智能化和快速呈現(xiàn)和定位問題，需要借助AI。因為傳統(tǒng)的方式非常依賴驗證工程師的經(jīng)驗，借助AI，能夠顯著提升效率。

看到這些需求，提供全面數(shù)字驗證EDA的芯華章近日發(fā)布的數(shù)字驗證調(diào)試系統(tǒng)曉Fusion Debug，不僅能夠幫助芯片設(shè)計公司解決芯片設(shè)計過程中調(diào)試的難題，還填補了多項多產(chǎn)技術(shù)空白。

第一，昭曉Fusion Debug是一款基于創(chuàng)新架構(gòu)的全面調(diào)試系統(tǒng)，能支持芯華章智V驗證平臺所有產(chǎn)品的通用調(diào)試底座技術(shù)，促成不同產(chǎn)品的協(xié)同作用。

這主要是得益于芯華章從開始就致力于底層框架和基礎(chǔ)平臺的研發(fā)，能夠解決不同驗證工具數(shù)據(jù)格式不同的問題，形成共同的數(shù)據(jù)庫，包括XCDB（存儲design HDL的信息）、XNDB（記錄design netlist）、XEDB（壓縮存儲了信號波形）、XCovDB（記錄覆蓋率）。